5. 关于时钟的一些注释

目前所有的 Alpha CPU 都使用高速时钟，因为它们的微架构被设计为所谓的短时钟周期设计。因此，没有系统总线需要以惊人的速度运行。

• 在 21066(A)、21064(A)、21164 上，片外缓存 (Bcache) 的时序是完全可编程的，分辨率达到 CPU 时钟级别。例如，在 275MHz 的 CPU 上，Bcache 读取访问时间可以以 3.6ns 的分辨率进行控制。
• 在 21066(A) 上，DRAM 时序是完全可编程的，分辨率达到 CPU 时钟级别（不是 PCI 时钟，而是 CPU 时钟）。
• 在 21064(A)、21164(A) 上，系统总线频率是 CPU 时钟频率的亚倍数。大多数 21064 主板使用 33MHz 的系统总线时钟。
• 使用 21066 的系统可以让 PCI 以相对于 CPU 的任何频率运行。通常，PCI 以 33MHz 运行。
• 使用 APECs 芯片组的系统（参见 芯片组 部分）始终使其 CPU 系统总线频率等于其 PCI 总线频率。这意味着两个总线都倾向于以 25MHz 或 33MHz 运行（因为这些频率可以向上扩展以匹配 CPU 频率）。在 APECs 系统上，DRAM 控制器时序可以通过软件根据 CPU 系统总线频率进行编程。

旁注： 有人暗示他们在 21066 上性能不佳，因为 21066 内存控制器仅以 33MHz 运行。实际上，是超快的 21064A 系统才具有“仅”以 33MHz 运行的内存控制器。